Diseñar chips es un juego en el que fallar no es una opción, pero evitar los fallos tiene un precio muy alto. En este episodio hablamos del verdadero coste de “no fallar” en chips: desde las herramientas EDA y los flujos de verificación hasta los riesgos de tape‑out, el rendimiento de fabricación y las decisiones de negocio que toman las empresas de semiconductores para que los bugs no lleguen al silicio.
https://www.vlsi.kr/analisis-de-la-estructura-de-precios-de-las-herramientas-eda-synopsys-cadence-siemens-eda/
Dec 30 202515 mins